亚洲综合av在线在线播放-国产日韩亚洲大尺度高清-少妇疯狂高潮-法国性xxxx精品hd

開關電源的 MOSFET 選擇

關鍵詞：開關電源 MOSFET 二極管

時間：2019-08-08 09:56:06       來源：網(wǎng)絡

DC/DC 開關控制器的 MOSFET 選擇是一個復雜的過程。僅僅考慮 MOSFET 的額定電壓和電流并不足以選擇到合適的 MOSFET。要想讓 MOSFET 維持在規(guī)定范圍以內(nèi)，必須在低柵極電荷和低導通電阻之間取得平衡。在多負載電源系統(tǒng)中，這種情況會變得更加復雜。








                                                         圖 1—降壓同步開關穩(wěn)壓器原理圖


DC/DC 開關電源因其高效率而廣泛應用于現(xiàn)代許多電子系統(tǒng)中。例如，同時擁有一個高側(cè) FET和低側(cè) FET 的降壓同步開關穩(wěn)壓器，如圖 1 所示。這兩個 FET 會根據(jù)控制器設置的占空比進行開關操作，旨在達到理想的輸出電壓。降壓穩(wěn)壓器的占空比方程式如下：

1) 占空比 (高側(cè)FET,上管) = Vout/(Vin*效率)

2) 占空比 (低側(cè)FET，下管) = 1 – DC (高側(cè)FET)

FET 可能會集成到與控制器一樣的同一塊芯片中，從而實現(xiàn)一種最為簡單的解決方案。但是，為了提供高電流能力及（或）達到更高效率，F(xiàn)ET 需要始終為控制器的外部元件。這樣便可以實現(xiàn)最大散熱能力，因為它讓FET物理隔離于控制器，并且擁有最大的 FET 選擇靈活性。它的缺點是 FET 選擇過程更加復雜，原因是要考慮的因素有很多。

一個常見問題是“為什么不讓這種 10A FET 也用于我的 10A 設計呢？”答案是這種 10A 額定電流并非適用于所有設計。

選擇 FET 時需要考慮的因素包括額定電壓、環(huán)境溫度、開關頻率、控制器驅(qū)動能力和散熱組件面積。關鍵問題是，如果功耗過高且散熱不足，則 FET 可能會過熱起火。我們可以利用封裝/散熱組件 ThetaJA 或者熱敏電阻、FET 功耗和環(huán)境溫度估算某個 FET 的結溫，具體方法如下：

3) Tj = ThetaJA * FET 功耗（PdissFET） + 環(huán)境溫度（Tambient）

它要求計算 FET 的功耗。這種功耗可以分成兩個主要部分：AC 和 DC 損耗。這些損耗可以通過下列方程式計算得到：

4) AC損耗: AC 功耗（PswAC） = ? * Vds * Ids * (trise + tfall)/Tsw

其中，Vds 為高側(cè) FET 的輸入電壓，Ids 為負載電流，trise 和 tfall 為 FET 的升時間和降時間，而Tsw 為控制器的開關時間（1/開關頻率）。

5) DC 損耗: PswDC = RdsOn * Iout * Iout * 占空比

其中，RdsOn 為 FET 的導通電阻，而 Iout 為降壓拓撲的負載電流。

其他損耗形成的原因還包括輸出寄生電容、門損耗，以及低側(cè) FET 空載時間期間導電帶來的體二極管損耗，但在本文中我們將主要討論 AC 和 DC 損耗。

開關電壓和電流均為非零時，AC 開關損耗出現(xiàn)在開關導通和關斷之間的過渡期間。圖 2 中高亮部分顯示了這種情況。根據(jù)方程式 4），降低這種損耗的一種方法是縮短開關的升時間和降時間。通過選擇一個更低柵極電荷的 FET，可以達到這個目標。另一個因數(shù)是開關頻率。開關頻率越高，圖 3 所示升降過渡區(qū)域所花費的開關時間百分比就越大。因此，更高頻率就意味著更大的AC開關損耗。所以，降低 AC 損耗的另一種方法便是降低開關頻率，但這要求更大且通常也更昂貴的電感來確保峰值開關電流不超出規(guī)范。








                                                                        圖 2—AC 損耗圖









                                                            
                                                               圖 3—開關頻率對 AC 損耗的影響

開關處在導通狀態(tài)下出現(xiàn) DC 損耗，其原因是 FET 的導通電阻。這是一種十分簡單的 I2R 損耗形成機制，如圖 4 所示。但是，導通電阻會隨 FET 結溫而變化，這便使得這種情況更加復雜。所以，使用方程式 3）、4）和 5）準確計算導通電阻時，就必須使用迭代方法，并要考慮到 FET 的溫升。降低 DC 損耗最簡單的一種方法是選擇一個低導通電阻的 FET。另外，DC 損耗大小同F(xiàn)ET 的百分比導通時間成正比例關系，其為高側(cè) FET控制器占空比加上 1 減去低側(cè) FET 占空比，如前所述。由圖 5 我們可以知道，更長的導通時間就意味著更大的DC 開關損耗，因此，可以通過減小導通時間/FET 占空比來降低 DC 損耗。例如，如果使用了一個中間 DC 電壓軌，并且可以修改輸入電壓的情況下，設計人員或許就可以修改占空比。







                                                                   
                                                                       圖 4—DC 損耗圖










                                                                   圖 5—占空比對 DC 損耗的影響


盡管選擇一個低柵極電荷和低導通電阻的 FET 是一種簡單的解決方案，但是需要在這兩種參數(shù)之間做一些折中和平衡。低柵極電荷通常意味著更小的柵極面積/更少的并聯(lián)晶體管，以及由此帶來的高導通電阻。另一方面，使用更大/更多并聯(lián)晶體管一般會導致低導通電阻，從而產(chǎn)生更多的柵極電荷。這意味著，F(xiàn)ET 選擇必須平衡這兩種相互沖突的規(guī)范。另外，還必須考慮成本因素。

低占空比設計意味著高輸入電壓，對這些設計而言，高側(cè) FET 大多時候均為關斷，因此 DC 損耗較低。但是，高 FET 電壓帶來高 AC 損耗，所以可以選擇低柵極電荷的 FET，即使導通電阻較高。低側(cè) FET 大多數(shù)時候均為導通狀態(tài)，但是 AC 損耗卻最小。這是因為，導通/關斷期間低側(cè) FET 的電壓因 FET 體二極管而非常地低。因此，需要選擇一個低導通電阻的 FET，并且柵極電荷可以很高。圖 7 顯示了上述情況。









           
                                                         圖 7—低占空比設計的高側(cè)和低側(cè) FET 功耗


如果我們降低輸入電壓，則我們可以得到一個高占空比設計，其高側(cè) FET 大多數(shù)時候均為導通狀態(tài)，如圖 8 所示。這種情況下，DC 損耗較高，要求低導通電阻。根據(jù)不同的輸入電壓，AC 損耗可能并不像低側(cè) FET 時那樣重要，但還是沒有低側(cè) FET 那樣低。因此，仍然要求適當?shù)牡蜄艠O電荷。這要求在低導通電阻和低柵極電荷之間做出妥協(xié)。就低側(cè) FET 而言，導通時間最短，且 AC 損耗較低，因此我們可以按照價格或者體積而非導通電阻和柵極電荷原則，選擇正確的 FET。